TWEPP 2022 AWARD
Performance of ALTIROC2 readout ASIC with LGADs for ATLAS HGTD picosecond MIP timing detector
ALTIROC2 est le premier prototype ASIC grandeur nature à 225 canaux conçu pour la lecture LGAD (Low Gain Avalanche Diodes), dans le cadre du nouveau détecteur ATLAS HGTD prévu pour la mise à niveau du LHC à haute luminosité. Les objectifs scientifiques exigent de détecter des charges aussi petites que 2 fC avec une efficacité de 95 % et de présenter une gigue de 25 ps pour une charge d'entrée de 10 fC avec moins de 5 mW/canal. La puce de 2x2 cm² a été fabriquée en CMOS 130nm en 2021 et les résultats de la caractérisation extensive en cours seront présentés pour l'ASIC collé sur le détecteur LGAD, ainsi que les résultats préliminaires des tests TID et SEE.
Résumé
La forte augmentation du flux de particules lors de la phase de haute luminosité du LHC (HL-LHC) avec des luminosités instantanées allant jusqu'à L ≃ 7,5×10^34 cm^-2 s^-1 aura un impact important sur les performances du détecteur ATLAS. L'atténuation de l'empilement est l'un des principaux défis à relever, car on s'attend en moyenne à 200 interactions par croisement de grappes. Le nouveau détecteur de temps à haute granularité (HGTD), qui fournit des informations temporelles de haute précision permettant de distinguer les collisions proches dans l'espace mais bien séparées dans le temps, couvrira la région avant avec une pseudo-rapidité comprise entre 2,4 et environ 4,0.
Deux couches doubles de capteurs en silicium fourniront des informations temporelles précises pour les particules ionisantes minimales avec une résolution temporelle meilleure que 70 ps par impact (c'est-à-dire 50 ps par piste à la fin de la durée de vie opérationnelle) afin d'assigner la particule au bon sommet. La technologie des détecteurs à avalanche à faible gain (LGAD) a été choisie car elle fournit un gain interne approprié pour atteindre un rapport signal sur bruit élevé nécessaire à une excellente résolution temporelle.
ALTIROC2 est le premier prototype ASIC à 225 canaux conçu en CMOS 130 nm. Il est collé sur une matrice de 15 x 15 canaux de 1,3 mm x 1,3 mm x 50 µm pixel LGAD du nouveau détecteur ATLAS HGTD prévu pour la mise à niveau du LHC à haute luminosité, où des niveaux de rayonnement élevés sont attendus (200 MRad et 2,5x 10^15 neq/cm2 fluence). La puce a été reçue en octobre 2021 et est testée depuis.
Chaque canal ASIC intègre un préamplificateur de 1 GHz suivi d'un discriminateur de bord d'attaque à grand gain et de deux TDC pour les mesures de temps d'arrivée et de temps de dépassement de seuil, ainsi qu'une mémoire de profondeur de 35 µs. La suppression du zéro est effectuée au niveau du pixel. Une mesure de la luminosité est également effectuée par l'ASIC. Les données de synchronisation et de luminosité sont transmises au DAQ à un débit allant jusqu'à 1,28 Gb/s. Le frontal doit détecter des charges aussi petites que 2 fC avec une efficacité de 95 % et doit présenter une gigue de 25 ps pour des charges d'entrée de 10 fC tout en conservant une consommation d'énergie ambitieuse de moins de 4,5 mW par canal.
Cet exposé détaillera l'architecture du frontal ASIC, certains choix de conception critiques et les mesures (tension vs préampli transimpédance, bruit, seuil de charge minimum, gigue...) comparées aux simulations, car plusieurs puces sont actuellement testées par la collaboration HGTD depuis novembre 2021. Des mesures obtenues au niveau système avec des ASICs collés sur un capteur seront également présentées.